基于FPGA三相正弦信号发生器的设计
摘 要：波形平滑、频率稳定的正弦信号是仿真研究的重要前提。为了能够方便地产生此信号，文章提出了一种基于DDS技术的正弦信号发生器的设计方法。该方法利用FPGA芯片及D/A转换器，采用直接数字频率合成（DDS）技术，设计并实现了相位、频率可控的相位相差120°的三相正弦信号发生器。同时把在Matlab环境中用DSP Builder画的原理图转化为VHDL语言，然后通过信号分析在QuartusⅡ中模拟仿真，最终下载到FPGA试验箱，这样，接上示波器即可观察到三相正弦信号。文章给出了基于FPGA的三相正弦信号波形的设计方法，并经软件仿真测试验证及硬件测试，结果表明，该系统具有较高的精度和稳定性。
关键词：直接数字频率合成器；三相正弦信号；FPGA；DDS
中图法分类号：TN76 文献标识码：A 文章编号：2095-1302（2014）04-0061-02
0 引 言
直接数字频率合成器[1]（Direct Digtal Synthesiser，DDS）与数字信号处理器[2]（DSP）一样，是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛应用在电信与电子仪器领域，是实现设备数字化的一个关键技术。
目前，各大芯片厂商都相继推出了高性能和多功能的DDS芯片，内部数字信号抖动很小，输出信号的质量较高。但是在某些场合，由于专用的DDS芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，数字控制器接口不便，难以满足复杂要求，对处理速度要求较高，从而也限制了频率进一步的提高，同时微处理器的处理任务也更加繁重。FPGA以其可靠性高、功耗低、保密性强等特点，在电子产品设计中得到了广泛的应用。本文根据实际需要，设计出符合特定需要的三相正弦DDS电路，通过实验证明，利用FPGA合成DDS是一个较好的解决方法，具有良好的实用性和灵活性。
1 DDS的基本原理
直接数字频率合成（DDS）技术的工作原理是基于相位和幅度的对应关系，通过改变频率控制字K来改变相位累加器的累加速度，然后在固定时钟fc的控制下取样，取样得到的相位值通过相位幅度转换得到与相位值对应的幅度序列，幅度序列再通过D/A转换就可以得到模拟波形的输出。DDS 原理框图如图1所示。
图1 DDS原理图
在图 1 中，累加器单个时钟周期的相位增量为 ：
（1）
其中N为累加器字长，角频率为：
（2）
DDS的输出频率为：
（3）
DDS输出的频率步...
|
== 试读已结束，如需继续阅读敬请充值会员 ==
|
|
本站文章均为原创投稿，仅供下载参考，付费用户可查看完整且有格式内容！
(费用标准：38元/2月，98元/2年，微信支付秒开通！) |
| 升级为会员即可查阅全文 。如需要查阅全文，请 免费注册 或 登录会员 |
|
